TSMC Đài Loan phát triển thành công chip 1,6 nm, dự kiến sản xuất hàng loạt từ quý IV

TSMC, nhà sản xuất chip theo hợp đồng lớn nhất thế giới của Đài Loan, đã phát triển và hoàn tất quá trình xác minh chip sử dụng tiến trình 1,6 nm, truyền thông Đài Loan ngày 20/8 dẫn nguồn tin trong ngành cho biết.

Theo các nguồn tin, TSMC đã phát triển thành công và hoàn tất kiểm chứng A16, tiến trình 1,6 nm thuộc thế hệ công nghệ angstrom, đồng thời áp dụng Super Power Rail (SPR), một trong những công nghệ cấp điện mặt sau cho wafer tiên tiến nhất hiện nay.

Với công nghệ SPR, hệ thống cấp điện được tách khỏi hệ thống truyền tín hiệu và chuyển từ mặt trước sang mặt sau của wafer. Thông qua các tiếp điểm mặt sau theo chiều dọc (VB – Vertical Backside Contacts), nguồn điện có thể được cung cấp trực tiếp tới khu vực source và drain của từng transistor.

Theo nguồn tin, phương pháp này giúp giảm tình trạng nghẽn giữa các đường truyền tín hiệu và đường cấp điện, qua đó nâng cao hiệu suất sử dụng năng lượng cũng như hiệu năng xử lý của chip.

TSMC cũng giảm thiểu những thay đổi đối với cấu trúc cổng, kích thước linh kiện và diện tích bố trí mạch ở mặt trước wafer, nhằm duy trì khả năng tương thích với các thiết kế wafer hiện có.

Một nguồn tin khác cho biết A16 phù hợp với các ứng dụng trí tuệ nhân tạo (AI) và điện toán hiệu năng cao (HPC), đồng thời dự kiến được đưa vào sản xuất hàng loạt từ quý IV năm nay.

So với tiến trình N2P, phiên bản cải tiến của công nghệ 2 nm của TSMC, A16 được cho là có tốc độ xử lý cao hơn 8-10%, tiêu thụ điện năng thấp hơn 15-20% và mật độ tích hợp transistor cao hơn 8-10%.

Theo giới công nghệ, việc phát triển thành công A16 cũng là một bước trung gian quan trọng hướng tới A14, tiến trình 1,4 nm thế hệ tiếp theo dựa trên sự chuyển đổi hoàn toàn sang một nút công nghệ mới. TSMC hiện đặt mục tiêu bắt đầu sản xuất hàng loạt A14 vào năm 2028.

Trước đó, ngày 11/8, Hội đồng quản trị TSMC đã phê duyệt kế hoạch chi tiêu vốn lên tới 29,4425 tỷ USD, tương đương khoảng 41.000 tỷ đồng, cho các công nghệ sản xuất tiên tiến và đóng gói chip.

◆ TSMC tăng hợp tác với Intel trong khâu đóng gói chip

Trong khi đó, truyền thông Đài Loan dẫn các nguồn tin cho biết công suất đóng gói tiên tiến CoWoS của TSMC đang thiếu hụt, khiến một số đơn hàng đóng gói chip được chuyển sang nhà máy của Intel tại Malaysia trong khuôn khổ hợp tác giữa hai bên.

CoWoS, viết tắt của “Chip on Wafer on Substrate”, là công nghệ đóng gói tiên tiến đóng vai trò quan trọng trong việc tích hợp các chip hiệu năng cao, đặc biệt là chip phục vụ AI.

Nhà nghiên cứu Liu Pei-chen thuộc Viện Nghiên cứu Kinh tế Đài Loan (TIER) nhận định chuỗi cung ứng bán dẫn toàn cầu đang dần chuyển sang mô hình chuyên môn hóa và phân công theo khu vực, trong đó các doanh nghiệp bổ trợ cho nhau thay vì cạnh tranh theo mô hình “kẻ thắng lấy tất cả” như trước đây.

Theo bà, sự mở rộng nhanh chóng của thị trường AI đang thúc đẩy các doanh nghiệp trong ngành bán dẫn vừa cạnh tranh vừa hợp tác để đáp ứng nhu cầu ngày càng tăng.

Một chuyên gia trong ngành cũng cho rằng sự gia tăng đột biến nhu cầu chip AI đang đưa ngành bán dẫn bước vào một giai đoạn mới, trong đó các doanh nghiệp không chỉ cạnh tranh giành đơn hàng mà còn tăng cường hợp tác.

Theo mô hình phân công mới, TSMC có thể tập trung vào các tiến trình sản xuất tiên tiến, trong khi các doanh nghiệp khác đảm nhận những công đoạn sau như đóng gói chip. Cách thức này được kỳ vọng sẽ giúp toàn ngành nâng cao hiệu quả và đồng thời phân tán rủi ro địa chính trị trong chuỗi cung ứng bán dẫn.