Xếp chồng HBM trên bộ tăng tốc để rút ngắn khoảng cách di chuyển dữ liệu, hiệu suất gấp 8 lần HBM5
Công bố NAND V10 áp dụng công nghệ liên kết wafer, tích hợp từ thiết kế đến đóng gói
Samsung Electronics đã công bố cấu trúc bộ nhớ ba chiều thế hệ mới, trong đó bộ nhớ băng thông cao (HBM) được xếp chồng trực tiếp lên bộ tăng tốc trí tuệ nhân tạo. Chiến lược này nhằm giảm khoảng cách di chuyển dữ liệu và tiêu thụ điện năng, đồng thời cung cấp thiết kế, sản xuất và đóng gói cho các vi mạch AI.
Samsung cho biết, tại sự kiện 'FMS 2026' diễn ra từ ngày 4 đến 6 tháng 8 (theo giờ địa phương) tại Santa Clara, California, họ đã lần đầu tiên giới thiệu bộ nhớ ba chiều thế hệ mới 'zHBM' và mô hình thử nghiệm 'zNAND-O'. Đồng thời, họ cũng công bố sản phẩm NAND V10 thế hệ thứ 10 với hơn 400 lớp.
Khác với cấu trúc truyền thống đặt HBM bên cạnh bộ tăng tốc, zHBM sử dụng phương pháp xếp chồng đứng trên bộ tăng tốc. Điều này giúp giảm khoảng cách di chuyển dữ liệu giữa thiết bị tính toán và bộ nhớ, từ đó nâng cao băng thông và hiệu suất năng lượng.
Theo Samsung, hệ thống dựa trên zHBM có thể nâng cao hiệu suất lên tới 8 lần so với HBM5. Hiệu suất so với mức tiêu thụ điện năng được cải thiện tối đa 3 lần và trở kháng nhiệt giảm xuống dưới một nửa.
Giữa bộ tăng tốc và bộ nhớ sẽ có một lớp giữa tùy chỉnh cho phép điều chỉnh dung lượng bộ nhớ, chức năng tính toán và cấu trúc xử lý dữ liệu phù hợp với vi xử lý AI mà khách hàng phát triển.
Tuy nhiên, sản phẩm được công bố lần này chỉ là mô hình thử nghiệm, chưa phải là sản phẩm sản xuất hàng loạt. Dự kiến, lịch trình thương mại sẽ được xác định sau khi hoàn tất thiết kế chung với khách hàng và xác minh công nghệ quản lý nhiệt.
Samsung cũng đã mở rộng phạm vi xếp chồng trong NAND flash. zNAND-O là sản phẩm kết hợp công nghệ V-NAND với điện cực xuyên silicon, cho phép đóng gói chip NAND thành 4 hoặc 8 lớp. Sản phẩm này dự kiến sẽ được sử dụng để nâng cao tốc độ tải dữ liệu và hiệu quả không gian trong môi trường AI trên thiết bị như smartphone và PC.
Samsung cũng đã công bố V10 BV-NAND với hơn 400 lớp. Công nghệ liên kết wafer được áp dụng sau khi tạo ra các tế bào và mạch xung quanh riêng biệt, kết nối ba cấu trúc tế bào theo phương pháp xếp chồng.
Điều này giúp tăng khoảng 58% dung lượng dữ liệu có thể lưu trữ trên cùng một diện tích so với thế hệ trước. Hiệu suất đọc, ghi và nhập xuất cũng được cải thiện, nhằm đáp ứng nhu cầu của thị trường thiết bị lưu trữ dung lượng lớn cho trung tâm dữ liệu AI.
Kioxia cũng đã công bố kế hoạch phát triển flash BiCS thế hệ thứ 10 với hơn 400 lớp vào tháng 6, cho thấy cuộc cạnh tranh trong lĩnh vực NAND không chỉ đơn thuần là về số lượng lớp xếp chồng mà còn về độ tích hợp, tiêu thụ điện năng và giảm chi phí sản xuất.
Tại sự kiện này, Samsung cũng đã trưng bày HBM4E, HBM5 và LPDDR5X-PIM, cho phép thực hiện một số phép toán bên trong bộ nhớ. Họ cũng cung cấp các sản phẩm SSD doanh nghiệp như PM1763 và sản phẩm dung lượng lớn BM1773 để đáp ứng nhu cầu lưu trữ cho việc học và suy luận AI.
Việc công bố công nghệ lần này cho thấy Samsung đang mở rộng phạm vi kinh doanh từ cạnh tranh hiệu suất sản phẩm bộ nhớ sang thiết kế cấu trúc hệ thống bán dẫn. Khi sự kết hợp giữa bộ tăng tốc AI và bộ nhớ ngày càng mạnh mẽ, khả năng thiết kế và đóng gói tiên tiến cũng sẽ ngày càng ảnh hưởng đến cuộc cạnh tranh trong lĩnh vực sản xuất.
Samsung dự định sẽ hỗ trợ khách hàng từ giai đoạn thiết kế sản phẩm đến sản xuất hàng loạt, tận dụng cấu trúc kinh doanh tích hợp giữa thiết kế bộ nhớ, bán dẫn hệ thống, sản xuất và đóng gói. Để bộ nhớ ba chiều thế hệ mới thực sự được áp dụng vào sản phẩm của khách hàng, việc quản lý ổn định về tỷ lệ sản xuất, nhiệt độ và chi phí đóng gói sẽ là yếu tố then chốt.
* Bài viết này được dịch tự động bằng AI.
SEONGJUN JO
critic@ajunews.com
© Bản quyền thuộc về Thời báo Kinh tế AJU & www.ajunews.com: Việc sử dụng các nội dung đăng tải trên vietnam. kyungjeilbo.com phải có sự đồng ý bằng văn bản của Aju News Corporation.